Fonctionne avec Indico
v3.2.9
Implémentation efficace de la multiplication de Montgomery sur FPGA
Cette exposé traite l’implémentation matérielle de la méthode CIOS (Coarsely Integrated Operand Scanning) de la multiplication modulaire de Montgomery. Dans ce travail nous avons combiné cette méthode CIOS avec une architecture systolique efficace. D'après nos connaissances, c'est la première implémentation d'une telle conception. Nos architectures visaient à réduire le nombre de cycles d'horloge de la multiplication dans les corps finis. Les résultats d'implémentation proposées pour les algorithmes CIOS se concentrent sur différents niveaux de sécurité utiles en cryptographie. Cette architecture a été conçue pour utiliser le DSP48 flexible sur les FPGA de Xilinx. Nos architectures sont évolutives et dépendent uniquement du nombre et de la taille des mots. Par exemple, nous fournissons des résultats d'implémentation pour des mots de 8, 16, 32 et 64 bits en 33, 66, 132 et 264 cycles d'horloge.